Google adsense

2008年5月6日 星期二

Introduction to LOD Effect (上)

在先进的CMOS制程里,LOD (Length of Diffusion) Effect将会是影响类比电路的一个重要参数。
刚好最近读了一些有关LOD Effect的文章,发现LOD Effect的资讯几乎都是英文的,故想用正体中文把这LOD Effect做个简单的介绍,让初次碰到LOD Effect的Designer可以快速进入状况。

我把文章分成上、下两篇,上集先简单介绍LOD Effect,接着是如何模拟LOD Effect对MOS的影响。
而下集介绍如何避免LOD Effect对电路的影响。

什麽是LOD Effect?
LOD是Length of Diffusion 的缩写,直接翻译就是扩散区长度所造成的影响。从0.25um以下的制程,元件与元件间是利用较先进的STI(Shallow Trench Isolation)的方法来做隔绝。由於STI的作法,会在substrate上挖出一个沟槽,再填入二氧化矽当绝缘层。这个在substrate挖出沟槽再填入二氧化矽的动作会产生应力的问题,由於FOX(Field Oxide)到Poly Gate的距离不同,应力对MOS的影响也不同。所以当拥有相同的Gate Length和Gate Width的两个MOS,因为扩散区长度不同造成其电流不同。
如下图一,两个MOS (A和B)其Gate Length与Gate Width皆为0.5um和2um,但由於扩散区分别为1um和1.5um,所以其电流大小并不同。

图一:




LOD Effect对PMOS和NMOS的影响正好相反。当PMOS的电流随SA(SB)变小而变大,NMOS的电流影响则是SA(SB)越小电流越小。



如何模拟LOD Effect?
我一般都是用HSPICE做电路模拟,所以这里介绍用HSPICE来模拟LOD Effect对电路的影响。传统的BSIM3 SPICE Model并没有把LOD Effect的效应估算进去,而BSIM4的Spice Model开始支援LOD Effect,所以要模拟LOD Effect必须使用BSIM4的Model。目前晶圆厂的先进制程都已提供支援BSIM4的Model给客户使用了。

LOD Effect最重要的参数就是扩散区长度。由於Drain和Source的扩散区长度不一定相同,所以一颗MOS有SA和SB两个参数描述LOD Effect所造成的影响,如下图二所示。

图二:


所以在SPICE Netlist里,再加上SA, SB两个参数即可,如下面M1这个MOS,在Model Name之後加入SA、SB参数。
===================================================
M1 VD? VG VS VB NMOS L=0.5U W=2U SA=1U SB=1.5U
===================================================
由於SA、SB长度是由Layout决定的,所以在做Pre-Sim时,可以预先估计SA、SB的大小代入SPICE Netlist中做模拟。当Layout完成後,可由Calibre、Assura、Star-RCXT等寄生参数萃取软体(Layout Parasitics Extraction )把SA、SB抓出来,再利用HSPICE做Post-Layout Simulation。

图三是我用HSPICE做单一颗NMOS电流的模拟,X轴为SA(SB)的大小,Y轴为电流大小。我们可以看到,当SA(SB)较小的时候,NMOS的电流比较小,当SA(SB)越来越大时,电流也变大,当SA(SB)大到一定程度时,电流有饱和的趋势。

图三:


图四是对PMOS、NMOS用HSPICE做LOD Effect的模拟,X轴为SA(SB)的大小,从0.5um到100um,Y轴为电流大小,此电流以SA=SB=100um时的电流标准化後的结果。从图四可以证明第一段所说明的结果,LOD Effect对PMOS和NMOS的影响正好相反。

图四:


前面已经简单介绍什麽是LOD Effect,并介绍如何在HSPICE里把LOD Effect考虑进去,再下一篇文章将介绍如何利用Layout上的技巧来避免LOD Effect对电路的影响。

延伸阅读1:Introduction to LOD Effect (下)
延伸阅读2:Well Proximity Effect
延伸阅读3:OD Space Effect (OSE)
延伸阅读4:Poly Space Effect (PSE)
延伸阅读5:?Self-Heating Effect (SHE) 自我加热效应?by BuBuChen

参考文献(References):
[1] Y. M. Sheu, et al., "Impact of STI Mechanical Stress in Highly Scaled MOSFETs," in Proc. IEEE International Symposium on VLSI Technology, Systems and Applications, 2003, pp. 76-79.
[2]P. G. Drennan, et al., "Implications of Proximity Effects for Analog Design," in Proc. IEEE Custom Integrated Circuits Conference, 2006, pp. 169-176.

10 则留言:

  1. 期待下集能赶快出现唷~~~~

    版主回覆:(04/04/2008 03:46:29 PM)


    想不到有人期待下集,看样子我不能再拖稿了...^^

    原本以为没什麽人会看这篇呢...:p

    回覆删除
  2. 最近在看BSIM3和BSIM4 model的不同
    刚好从google上找到这一篇,也回忆起好像在foundry的tech file看到过LOD Effect
    继续期待下集罗~~

    版主回覆:(08/05/2008 01:11:55 PM)


    哈~~~了解~~~
    看这星期回家,找个时间把下集写完。^^

    回覆删除
  3. 提出两个可能有错的地方:
    如下图一,两个MOS (A和B)其Gate Length与Gate Width皆为0.5um和2um,但由於扩散区分别为1.5um和2um,所以其电流大小并不同。
    =>应该是1.5um和1um

    M1 VD VG VS VB NMOS L=0.5U W=2U SA=1U SA=1.5U
    =>应该是SA=1U SB=1.5U

    版主回覆:(08/07/2008 03:01:46 PM)


    谢谢!!已经更正罗。
    如有错误,欢迎提出来。

    回覆删除
  4. 乱凑热闹的隔壁邻居L小姐2008年8月9日 下午5:52

    我也很期待下集出现

    版主回覆:(08/07/2008 03:04:56 PM)


    to Miss L:

    你在期待什麽???
    今天晨骑摔车,下午跑去跟大学朋友吃下午茶,应该又要拖稿了.....

    回覆删除
  5. 我是路人甲,我也期待下集哦

    版主回覆:(08/10/2008 12:22:21 PM)


    其实已经动手了,只是一直没完成.....:p
    我会尽快的~~:p

    回覆删除
  6. 解说的真是太好了,希望你能多发表一些看法和经验,加油~~!!

    版主回覆:(08/23/2008 10:56:38 AM)


    谢谢~~~有机会再找一些主题来跟大家www.yabovip55.cpm^^

    回覆删除
  7. 我是亮嶢
    什麽时候再去爬山啊????

    版主回覆:(04/30/2009 10:14:06 AM)


    约一约吧~~~我想去雪山^^

    回覆删除
  8. 请问一下,如果是应力的关系,
    加上0.25um以下都是Twin-Well制程,
    为何PMOS与NMOS的结果会相反?
    原文似乎没有解释这一点...
    Thanks

    版主回覆:(11/13/2009 02:52:41 PM)


    根据我的了解,应力造成hole mobility上升、electron mobility下降,所以当SA(SB)变小时,PMOS电流变大、NMOS电流变小。
    如有错误请指证。谢谢。

    回覆删除
  9. 不好意思 想请教一些问题!
    我用的cell library 是45nm的 nangate library
    它里面所提供的cell的sp档没有SA SB这两个参数 给的大概是以下形式
    M1 VD VG VS VB NMOS L=0.5U W=2U AS=0.01P AD=0.01P PS=0.5U PS=0.5U
    AS AD分别是source以及drain的面积 PS PD是source的周长以及drain的周长
    那是否可以更改AS AD PS PD这四个参数来达到类似更改SA SB的效果?
    另外, 它里面的model card有固定的mobility值 这个需要更改吗? 谢谢!!

    版主回覆:(03/17/2010 04:45:51 AM)


    我没用nangate的library, 所以不是很清楚,
    不过一般AS/AD, PS/PD是source/drain的面积和周长来描述junction capacitance和diode.
    AS/AD/PS/PD看似和SA/SB有关系, 但在multu-finger的device时, AS/AD/PS/PD就和SA/SB没什麽关系, 所以还是要用SA/SB来描述LOD effect.

    ps: mobility是foundry parameter, 请别更改它!!!一般designer会更改的都是layout上的参数~~


    回覆删除