Google adsense

2008年9月28日 星期日

Well Proximity Effect

谈完LOD Effect,就不得不再谈谈WPE。
在先进半导体制程中,除了LOD (Length of Diffusion) Effect外,另一个常被提到的问题就是Well Proximity Effect,简称WPE,中文叫"井邻近效应"。白话一点来说,是靠近井(Well)所造成的效应。


WPE的原因

图一是N-Well的制作过程,Well PR是指Well Photo Resistant,是用来阻挡Well Implant,也就是不是形成N-Well的地方就有Well PR,来把N-Well Implant阻挡掉。可是Well PR挡掉的部份会跑到Well去,造成在靠近Well边缘的位置参杂浓度比较高,也就是整个Well的参杂浓度就会不均匀,造成靠近Well边缘的Device其Vt(Threshold Voltage)比一般的Device高。所以我们在电路设计和Layout上必须要考虑WPE的影响。

图一:


如何模拟WPE?

BSIM4.5之後的model才开始支援WPE的模拟,目前晶圆厂的先进制程(90nm、65nm)都已提供支援BSIM4.5的Model给客户使用了。
由前ㄧ段的介绍可知,Device到Well Edge的距离是WPE最重要也是唯一的设计参数(SC)。由於Device到周围的Well Edge皆不同,所以会有许多不同的的SC值。如图二(Well为方形)里的Device,就有四个SC值(SC1、SC2、SC3和SC4);如果Well Edge为不规则形状,就会有更多不同SC值,如图三。

图二:


图三:


由於ㄧ个Device有许多不同的SC值,且每个SC值所占的比例也不同,所以真正在计算WPE参数时将会非常复杂(注一)。在做pre-sim时候,我们就只把Device里最小的SC代入Netlist中。假设图二里的Device,其SC1=3um、SC2=2um、SC3=4um、SC4=2um,所以Netlist描述如下面M1。

======================================================
M1 VD? VG VS VB NMOS L=0.5U W=2U SC=2u
======================================================

当Layout完成後,寄生参数萃取软体(Layout Parasitics Extraction )会把这些不同的SC值作计算,最後会得到另三个参数SCA、SCB、SCC,所以post-sim的netlist里对Device的描述将会如下面M2ㄧ般。

======================================================
M2 VD? VG VS VB NMOS L=0.5U W=2U SCA=2.25 SCB=2.08e-4 SCC=4.56e-8
======================================================

如何降低WPE的影响?

前面提到当Device离Well Edge越远时,WPE的影响就越小。假如当所有的SC皆大於3um时,WPE的影响可以忽略,那我们Layout可画成如下图四的状况,这样就可以把WPE的影响降低。ㄧ般的晶圆厂所提供的Design Rule会告诉Designer这方面的资讯,我们只要照着个Rule去画即可。

图四:


最後来谈谈个人的经验,当你有考虑LOD Effect时候,一般也已经考虑到WPE。因考虑LOD Effect时候,两旁会加上Dumm,再加上Analog Circuit周围会包上Guard Ring,所以Device到Well Edge的距离都已经接近甚至超过Design Rule里的要求了。

注一: 做pre-sim时,是代入SC这个参数;做post-sim时,则是代入SCA、SCB、SCC这三个参数。SCA、SCB、SCC是由Device的每个SC计算而来,Designer并无法由Layout上直观的得到这三个参数,必须透过寄生参数萃取软体(Layout Parasitics Extraction )帮忙。有关SCA、SCB、SCC参数可参考BSIM4.5的文件。

延伸阅读1:Introduction to LOD Effect (上) by BuBuChen
延伸阅读2:Introduction to LOD Effect (下) by BuBuChen
延伸阅读3:OD Space Effect (OSE) by BuBuChen
延伸阅读4:Poly Space Effect (PSE) by BuBuChen
延伸阅读5:?Self-Heating Effect (SHE) 自我加热效应?by BuBuChen

参考文献(References):
[1] P. G. Drennan, et al., "Implications of Proximity Effects for Analog Design," in Proc. IEEE Custom Integrated Circuits Conference, 2006, pp. 169-176.

3 则留言:

  1. 原来Bsim4引入了那麽多新的制程参数 @@
    不知道还有没有其他的介绍咧?

    版主回覆:(10/03/2008 04:30:26 PM)


    我也是用了90nm、65nm制程才知道这些东西~~~
    有关bsim4 model,可参考UC Berkeley 胡正明教授的研究团队的网页。
    http://www-device.eecs.berkeley.edu/~bsim3/bsim4.html

    目前还没想到还要写什麽,不过未来在设计上有碰到一些新东西,会写下来与大家www.yabovip55.cpm~~

    回覆删除
  2. Hi~最近公司开使要作65nm,也是和你一样有wpe问题,除了你所说的大於3um外,做为设计都的我们要在pre-sim前如何将此效应先预估呢? 可以让我们pre-sim=post-sim 谢谢

    回覆删除
  3. 你好
    感谢你的介绍,很详细
    有个问题想请教一下
    WPE中有个参数名称叫 delvto,它是vth variation
    有没有公式可以推算delvto??
    thanks

    版主回覆:(10/02/2008 01:13:18 PM)


    Sorry!!!
    我不清楚如何推算delvto的公式耶!!!

    回覆删除